Le langage SystemVerilog : synthèse et vérification des circuits numériques complexes

Le langage SystemVerilog : synthèse et vérification des circuits numériques complexes

Enregistré dans:
Détails bibliographiques
Auteurs principaux : Moutault Sébastien (Auteur), Weber Jacques (Auteur)
Format : Livre
Langue : français
Titre complet : Le langage SystemVerilog : synthèse et vérification des circuits numériques complexes / Sébastien Moutault,... Jacques Weber,...
Publié : Paris : Dunod , impr. 2009
Description matérielle : 1 vol. (XII-291 p.)
Collection : Sciences sup
Sujets :
Verilog (langage de description de matériel informatique) > Manuels d'enseignement supérieur
Circuits intégrés numériques > Conception et construction > Manuels d'enseignement supérieur
Langages de description de matériel informatique > Manuels d'enseignement supérieur

BU Sciences

Informations d'exemplaires de BU Sciences
‌ Cote Prêt Statut
1er étage, salle 12 621.395 MOU Empruntable Disponible