Développement de techniques de patterning avancées pour les filières CMOS-sub 10nm - Sarrazin Aurélien (2017)
Pour les technologies CMOS sub-10 nm, l industrie du semi-conducteur est confrontée aux limites de résolution de la lithographie conventionnelle. Différentes techniques alternatives ont été proposées afin de permettre l obtention de motifs avec des dimensions de l ordre de 20 nm. Dans cette thèse, nous nous sommes intéressés au spacer patterning et à l autoassemblage dirigé des copolymères à blocs. Nous avons développé une intégration de spacer patterning permettant l obtention de lignes de 20 nm de largeur. Une étude a été menée à partir des matériaux disponibles au CEA-LETI. Ainsi, nous avons étudié les différents enjeux de cette intégration pour les prochains nœuds technologiques. Pour l auto-assemblage dirigé des copolymères à blocs (DSA), un des enjeux concerne la création d un masque avec le retrait d un polymère sélectivement à l autre. Dans le cadre de notre étude sur le PS-b-PMMA, nous nous sommes intéressés au retrait du PMMA sélectivement au PS par gravure plasma. Des chimies par plasma permettant le retrait du PMMA sélectivement au PS pour des motifs cylindriques et lamellaires ont été développées.
Keywords: Gravure par plasma; Microélectronique; Copolymères; Spacer patterning; Thèses et écrits académiques