Le langage VHDL : du langage au circuit, du circuit au langage

"L'utilisation d'un langage de description évolué comme VHDL ou Verilog dans la modélisation et la conception des circuits intégrés est aujourd'hui indispensable. VHDL poursuit son évolution pour développer ses capacités de vérifications. La bibliothèque OSVVM (Open Source VHDL V...

Description complète

Enregistré dans:
Détails bibliographiques
Auteurs principaux : Weber Jacques (Auteur), Moutault Sébastien (Auteur), Meaudre Maurice (Auteur)
Format : Livre
Langue : français
Titre complet : Le langage VHDL : du langage au circuit, du circuit au langage / Jacques Weber, Sébastien Moutault, Maurice Meaudre
Édition : 5e édition
Publié : Paris : Dunod , DL 2016
Description matérielle : 1 vol. (XII-292 p.)
Collection : Sciences sup
Accès en ligne : Ressources en ligne à
Sujets :
Documents associés : Autre format: Le langage VHDL
Description
Résumé : "L'utilisation d'un langage de description évolué comme VHDL ou Verilog dans la modélisation et la conception des circuits intégrés est aujourd'hui indispensable. VHDL poursuit son évolution pour développer ses capacités de vérifications. La bibliothèque OSVVM (Open Source VHDL Verification Methodology), dernière avancée dans ce domaine, fait l'objet d'un nouveau chapitre dans cette cinquième édition. Cet ouvrage est construit en cinq parties : Les concepts de base de la description et de la simulation des circuits avec VHDL ; La mise en oeuvre du langage pour la conception ; La sémantique du langage et les outils de modélisation ; La syntaxe du langage VHDL ; La standard VHDL 2008 et la bibliothèque OSVVM.[...]"
Notes : Ressources en ligne à
La couv. porte en plus : "Compléments en ligne" et "Licence Pro, master, écoles d'ingenieurs"
Public : Licence Pro, Master, Écoles d'ingénieurs
Bibliographie : Bibliogr. p. [285]-286. Index
ISBN : 978-2-10-072688-2