Nantilus
La conception de systèmes avec FPGA : bonnes pratiques pour le développement collaboratif
Enregistré dans:
| Auteur principal : | |
|---|---|
| Autres auteurs : | |
| Format : | Livre |
| Langue : | français |
| Titre complet : | La conception de systèmes avec FPGA : bonnes pratiques pour le développement collaboratif / Philip Simpson; traduit de l'anglais par Daniel Etiemble |
| Publié : |
Paris :
Dunod
, DL 2014 L'Usine nouvelle |
| Description matérielle : | 1 vol. (VII-295 p.) |
| Collection : | Technique et ingénierie. Série EEA |
| Traduction de : | FPGA Design |
| Sujets : |
| LEADER | 02416cam a2200481 4500 | ||
|---|---|---|---|
| 001 | PPN180984926 | ||
| 003 | http://www.sudoc.fr/180984926 | ||
| 005 | 20230710130800.0 | ||
| 010 | |a 978-2-10-070792-8 |b br. |d 55 EUR | ||
| 035 | |a (OCoLC)892841188 | ||
| 073 | 1 | |a 9782100707928 | |
| 100 | |a 20141003h20142014k y0frey0103 ba | ||
| 101 | 1 | |a fre |c eng |e fre |2 639-2 | |
| 102 | |a FR | ||
| 105 | |a a z 001yy | ||
| 106 | |a r | ||
| 181 | |6 z01 |c txt |2 rdacontent | ||
| 181 | 1 | |6 z01 |a i# |b xxxe## | |
| 182 | |6 z01 |c n |2 rdamedia | ||
| 182 | 1 | |6 z01 |a n | |
| 183 | |6 z01 |a nga |2 RDAfrCarrier | ||
| 200 | 1 | |a La conception de systèmes avec FPGA |e bonnes pratiques pour le développement collaboratif |f Philip Simpson |g traduit de l'anglais par Daniel Etiemble | |
| 214 | 0 | |a Paris |c Dunod |c L'Usine nouvelle |d DL 2014 | |
| 215 | |a 1 vol. (VII-295 p.) |c ill., couv. ill. en coul. |d 24 cm | ||
| 225 | 0 | |a Collection Technique & ingénierie |i Electronique | |
| 304 | |a FPGA = Field-Programmable Gate Array | ||
| 320 | |a Index | ||
| 359 | 2 | |b 1. Gestion de projet |b 2. Spécification de la conception |b 3. Modélisation système |b 4. Etude des ressources |c 5. Environnement de conception |b 6. Conception de cartes |b 7. Consommation et dissipation thermique |b 8. Flot de conception en équipe |b 9. Conception au niveau RTL |b 10. IP et réutilisation de circuits |b 11. Conception pour l'embarqué |b 12. Vérification fonctionnelle |b 13. Satisfaction des contraintes temporelles |b 14. Conception haut niveau |b 15. Débogage du FPGA dans le système |b 16. Validation du circuit | |
| 410 | | | |0 048122580 |t Technique et ingénierie. Série EEA |x 1632-448X | |
| 454 | | | |t FPGA Design | |
| 606 | |3 PPN027339572 |a Circuits intégrés numériques |3 PPN027794725 |x Conception et construction |2 rameau | ||
| 606 | |3 PPN034756957 |a Réseaux logiques programmables par l'utilisateur |3 PPN027794725 |x Conception et construction |2 rameau | ||
| 606 | |3 PPN02963332X |a Ingénierie des systèmes |2 rameau | ||
| 676 | |a 621.3815 |v 23 | ||
| 680 | |a TK7874 | ||
| 700 | 1 | |3 PPN180985299 |a Simpson |b Philip |c spécialiste en conception électronique |4 070 | |
| 702 | 1 | |3 PPN029914310 |a Etiemble |b Daniel |f 1947-.... |4 730 | |
| 801 | 3 | |a FR |b Abes |c 20220210 |g AFNOR | |
| 979 | |a IUTNC | ||
| 930 | |5 441092104:517191849 |b 441092104 |j u | ||
| 930 | |5 441092220:536536686 |b 441092220 |j s | ||
| 991 | |5 441092220:536536686 |a Exemplaire modifié automatiquement. le 23-01-2023 16:07 | ||
| 998 | |a 684546 | ||