NantilusValidation par simulation fine d'une architecture opérationnelle
La validation des systèmes temps réels est une activité indispensable car les conséquences d'une erreur peuvent être catastrophiques. L'approche choisie dans cette thèse se situe en fin du cycle de développement, lorsque le logiciel applicatif est disponible. L'objectif visé est la si...
Enregistré dans:
| Auteur principal : | |
|---|---|
| Collectivités auteurs : | , |
| Autres auteurs : | , |
| Format : | Thèse ou mémoire |
| Langue : | français |
| Titre complet : | Validation par simulation fine d'une architecture opérationnelle / Mikaël Briday; sous la dir. d' Yvon Trinquet, co-encadrant Jean-Luc Béchennec et co-encadrant industriel Matthieu Peseux |
| Publié : |
[S.l.] :
[s.n.]
, 2004 |
| Description matérielle : | 171 p. |
| Note de thèse : | Thèse doctorat : Automatique et informatique appliquée : Nantes : 2004 |
| Disponibilité : | Publication autorisée par le jury |
| Sujets : |
| Résumé : | La validation des systèmes temps réels est une activité indispensable car les conséquences d'une erreur peuvent être catastrophiques. L'approche choisie dans cette thèse se situe en fin du cycle de développement, lorsque le logiciel applicatif est disponible. L'objectif visé est la simulation d'une architecture opérationnelle comprenant une architecture matérielle décrite finement (processeurs et réseaux) et une architecture logicielle connue (indirectement) au travers des programmes exécutables (code applicatif et code système). Une contribution importante de la thèse se situe dans les mécanismes génériques d'extraction d'informations `a partir de la simulation "bas niveau" du code assembleur des programmes, pour en déduire des informations "haut niveau" exploitables par le concepteur. L' étude s'est focalisée sur l' étude du flot de données, l'analyse de l'ordonnancement du code final de l'application ainsi que l'analyse de la pile associée à chaque tâche, à travers l'outil ReTiS. The validation of real time systems is an essential activity because consequences of an error could be catastrophic. The approach chosen in this PhD thesis is at the end of the development cycle, when the application software is available, at least important parts. The objective is the simulation of the whole operational architecture, which includes an accurate model of the hardware architecture (processors and network) and a software architecture, indirectly trough the executable code (application code and basic software). An important contribution of this thesis is based on generic mechanisms to extract information from the "low level" simulation of the assembly code in a distributed context, to deduce useful "high level" information to the developer. The work is focused on the data flow analysis, the analysis of the schedule of the final application code and the task's stack analysis, implemented into the ReTiS tool. |
|---|---|
| Bibliographie : | Bibliogr. p. 167-171 |